Před 3 dny
Jsou to zhruba dva týdny do vydání procesorů AMD s novou architekturou Zen 5. Tento týden jsme se k těmto CPU dozvěděli konečně pořádné podrobnosti o jejich samotné architektuře, které AMD zveřejnilo na akci Tech Day. Už tedy můžeme rozebrat změny, které firma udělala v jádru oproti Zenu 4 – a že jsou hodně rozsáhlé, asi více, než se v červnu zdálo. A firma také zopakovala příslib 16% zvýšení IPC u těchto procesorů. Velký upgrade jádra bez změny plochy čip(let)u? AMD potvrdilo, že Zen 5 používá 4nm proces N4P od TSMC jak pro desktopový Ryzen 9000 (přesněji, pro jeho CPU čiplety), tak pro mobilní Ryzen AI 300 neboli APU „Strix Point“. Strix Point je poměrně velký čip s plochou 232,5 mm² (předchůdci Phoenix a Hawk Point s architekturou Zen 4 mají plochu 178 mm²), což implikuje zvýšené výrobní náklady. Toto ale překvapivě neplatí pro desktopovou verzi: CPU čiplet s osmi jádry Zen 5 pro Ryzeny 9000 se nezvětšil proti čipletu Ryzenů 7000. Má údajně plochu 70,6 mm², zatímco u 5nm čipletu Zenu 4 se uvádí 71 mm². IO čiplet je stále stejný, tedy 6nm čip s plochou 122 mm². Zdá se tedy, že jádro Zen 5 samo se o moc nezvětšilo, nebo ho AMD nechalo ztloustnout jen o tolik, kolik se podařilo optimalizací designu a použitím mírně lepšího 4nm procesu ušetřit jinde. Patrně se tak ještě víc rozevřou nůžky mezi velikostí jader od AMD a od Intelu, jehož P-Core (výkonná jádra) mají o dost větší plochu než jádra linie AMD Zen. Procesor AMD Ryzen 9000 bez rozvaděče tepla, ilustrace Autor: AMD Jeden z hlavních inženýrů (či nyní manažerů inženýrských týmů) Mike Clark potvrdil v rozhovorech na Tech Day, že Zen 5 je v linii architektur Zen nové jádro, které z velké části staví nový základ. To byl i Zen 3, ale v tomto případě se asi jedná o hlubší změnu, protože byl opuštěn dlouho udržovaný základ postavený kolem jádra se čtyřmi dekodéry a ALU, který se držel od Zenu 1 až po Zen 4. Zen 5 místo toho přináší nový širší základ, na kterém se bude do budoucna zase dál stavět (i když to tentokrát nemusí nutně být na tak dlouho). Některé investice do této reorganizace jádra se dost možná budou vracet až v dalších generacích. V některých ohledech asi Zen 5 může hlavně připravovat půdu, protože prostředky firmy se soustředily na to, vytvořit úspěšně tento základ a první funkční generaci, ne na to, aby hned obsahovala všechny potenciální vylepšení, která by se dala přidat. Mike Clark jako příklad prozradil, že Zen 5 nemá aktuálně schopnost fúzování instrukcí NOP, kterou předchozí jádra obsahují (až čtyři NOPy v pipeline procesoru a v RoB zabíraly jen jedno „místo“) – proto, že by měla o něco menší přínos než ve starších užších jádrech, a proto bylo rozhodnuto nechat její znovuzačlenění na později. Frontend: Největší novinka jádra Dopředu se o Zenu 5 vědělo to, že přinese výrazné posílení SIMD jednotek na dvojnásobnou 512bitovou šířku, a také rozšíří jádro (jak už bylo zmíněno). Nakonec však jsou stejně velké změny ve frontendu, který se stará o to, aby samotné vykonávací jednotky měly co na práci, jádro je tedy výrazně upgradováno prakticky všude. Nejzásadnější změna ve frontendu je, že jádro má zdvojené bloky provádějící fetch a dekódování instrukcí, a to ne ve smyslu prostého zdvojnásobení propustnosti, ale to, že jádro má tyto části dvakrát. Instrukční L1 cache podporuje načítání instrukcí programu ze dvou míst současně, tedy dvou proudů instrukcí. Stejně tak je současně možné brát instrukce ze dvou míst také z uOP cache, která ukládá již dekódované instrukce. Ty jsou konzumovány dvěma klastry dekodérů. Zatímco předchozí čtyři generace jader Zen mají všechny čtyři dekodéry (tedy schopnost dekódovat čtyři instrukce za cyklus), Zen 5 má dva klastry těchto čtyř dekodérů, ka